成果簡介
憶阻器是一個具有電阻切換存儲性能的納米電子器件，它集成了核心處理單元（CPU）和存儲器單元于一體，甚至具有多態電阻行為，可以避免傳統計算設備的馮?諾依曼瓶頸，顯示出高效的并行計算能力和高密度存儲能力。這些優勢使憶阻器成為未來以數據為中心的計算需求的潛在候選者，并為下一代人工智能（AI）系統的研究增添了非凡的活力，尤其是那些涉及類腦智能應用的系統。該論文主要概述了基于憶阻器的電子器件的發展，從最初用于創建人工突觸和神經網絡，到應用于開發先進的人工智能系統和類腦芯片。從材料、納米結構和機理模型的角度，為關鍵器件基元的特殊應用提供了廣闊的視角。在該工作中，作者重點介紹了這些在類腦人工智能領域具有應用潛力的基于憶阻器的納米電子器件的發展，指出了基于憶阻器的納米器件對類腦芯片的現有挑戰，并提出了未來生物醫學和人工智能領域器件推廣和系統優化的指導原則和應用前景。
西安交通大學邵金友教授和孫柏教授團隊以及西南交通大學陳元正副教授共同圍繞基于憶阻器的人工芯片制備及其應用開展了相關探討。近期在納米材料領域高水平SCI期刊《ACS Nano》（影響因子17.1）上發表題為“Memristors-Based Artificial Chips”的觀點論文。闡述了基于傳統CMOS（互補金屬氧化物半導體）集成電路芯片的計算設備由于其物理分離的CPU和存儲單元架構而受到馮?諾依曼瓶頸的限制，導致處理計算任務的能耗和時間延遲很高，如圖1所示。這樣的瓶頸使得這些定制計算設備難以滿足信息處理的快速發展。隨著類腦人工智能、云計算、5G通信、智慧醫療和物聯網的出現，高科技智能社會的發展對能源效率和處理速度提出了更高的要求，這使得基于馮?諾依曼架構的傳統二進制計算機面臨著巨大的挑戰。為了應對這一挑戰，在過去的幾十年里，科研人員一直在努力尋找新的架構模式。
一個值得注意的想法是，設計一種具有物理集成計算和存儲單元的計算架構（圖1），通常稱為神經形態學架構，由于信息存儲器和處理的配置，這被認為是最有前途的解決方案。大量工作已經驗證了憶阻器在促進并行計算方面的潛在應用和優勢。此外，由于憶阻器還具有多態電阻切換能力，使得憶阻器具有高密度信息存儲的顯著優勢，遠遠超出了傳統的基于CMOS的器件。與傳統的計算依賴于二進制使用邏輯“1”和“0”來存儲數據不同，在憶阻器中的多態邏輯的情況下，數據可以不受邏輯“1“和“0“的限制，從而實現多態存儲。得益于這些優越的特性，如今憶阻器正成為未來存儲和計算納米器件的領先候選者，引起了科研人員的極大研究興趣。
圖1 馮?諾依曼體系結構和神經形態計算之間的形象比較
回顧憶阻器的發展路線，大致可以分為四個階段，如圖2所示。第一階段是憶阻效應、材料和單個設備的發展階段（1971～2008）；第二階段是基于憶阻器的用于神經突觸模擬的階段（2008～2010）；第三階段從大規模憶阻器陣列開始實現神經形態計算（2008～2015）；第四階段進入基于憶阻器的人工智能設備/系統（2015～目前）。近年來，基于憶阻器的人工智能設備/系統已進入快速發展階段。特別是，為先進機器人和超級計算機的類腦人工系統和計算芯片正成為一個突出的發展領域，因此被認為是未來的標志性課題。
圖2 憶阻器和基于憶阻器的納米電子器件向高級人工智能應用的發展路線圖
眾所周知，突觸是人類大腦中神經網絡的關鍵部分，參與信息傳輸和處理，并被用于開發為學習和記憶的類腦芯片的基礎。憶阻器的模擬電阻切換行為和非易失性記憶能力類似于突觸，使得憶阻器成為類腦計算的有前途的設備基元。同時，基于憶阻器的納米電子器件的發展推動了類腦芯片等人工類腦器件的制備，這反過來極大地啟發了神經啟發式系統和智能應用的發展。從技術上講，將多個應用屬性（即感知、記憶、計算、訓練和/或識別）集成到一個基于憶阻器的集成系統中是有希望的，該系統可以直接與人腦交互，這將促進先進人工智能和類腦系統的實現，如圖3所示。
圖3 基于憶阻器的電子系統有望實現神經突觸、神經形態計算、電子皮膚、類腦芯片以及高級人工智能系統的多功能應用
可以得出結論，憶阻器是一種具有多功能應用特性的納米電子器件，它能夠在信息處理中實現高密度存儲，克服存儲墻瓶頸，并且在邏輯運算和邏輯顯示方面表現出明顯的優勢。憶阻器的三明治結構也使它們非常適合模擬神經突觸，有助于構建用于神經形態計算的人工神經網絡，并最終復制人腦，如圖4所示。此外，通過突破馮?諾依曼瓶頸，憶阻器已被證明可以有效促進人工智能的發展，例如創建智能電子皮膚、人工觸覺和視覺系統以及神經傳感系統，目標是實現類腦芯片集成。憶阻器的獨特特性也表明了在量子計算中潛在的應用可行性。因此，梳理憶阻器在信息存儲、邏輯運算、邏輯顯示、神經突觸、神經網絡和神經形態計算等各個方面的發展至關重要。
圖4 使用基于憶阻器的類腦芯片的先進人工智能系統的代表性示例和相關技術
總之，強大的硬件和算法的突破將帶來類腦芯片的革命。對于類腦芯片，一些自動設計工具和模擬平臺，從設備到算法的軟硬件協同設計流程和平臺是設計高效計算芯片的基礎。對于納米器件和納米技術，應優化基于憶阻器的納米器件基元，以滿足計算芯片的人工智能應用要求，發展集成技術有利于設計未來的大規模計算芯片。通過與基于高密度憶阻器的交叉突觸陣列集成，未來的計算芯片在面積上應該更高效，并且應該達到更大的集成規模。在未來的發展方向上，預計會有一種基于憶阻器、，它將基于最先進的技術進行統一的架構設計。同時，這種通用芯片應該在實現超越傳統芯片的計算精度的同時實現高能效。
Bai Sun*, Yuanzheng Chen*, Guangdong Zhou, Zelin Cao, Chuan Yang, Junmei Du, Xiaoliang Chen, Jinyou Shao*, Memristors-Based Artificial Chips, ACS Nano, DOI: 10.1021/acsnano.3c07384.
原創文章，作者：計算搬磚工程師，如若轉載，請注明來源華算科技，注明出處：http://www.zzhhcy.com/index.php/2024/01/31/813f808570/
